Otwarty dostęp

Hardware Rough Set Processor Parallel Architecture in FPGA for Finding Core in Big Datasets

Maciej Kopczyński

Maciej Kopczyński

Faculty of Computer Science, Bialystok University of Technology
Wyszukaj tego autora
Sciendo|Google Scholar
Kopczyński, Maciej
 oraz 
Tomasz Grześ

Tomasz Grześ

Faculty of Computer Science, Bialystok University of Technology
Wyszukaj tego autora
Sciendo|Google Scholar
Grześ, Tomasz
  
29 sty 2021
Hardware Rough Set Processor Parallel Architecture in FPGA for Finding Core in Big Datasets's Cover Image
O artykule
Poprzedni artykuł
Następny artykuł
Zacytuj
Pobierz okładkę
Data publikacji: 29 sty 2021
Zakres stron: 99 - 110
Otrzymano: 05 maj 2020
Przyjęty: 05 lis 2020
DOI: https://doi.org/10.2478/jaiscr-2021-0007
Słowa kluczowe
© 2021 Maciej Kopczyński et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Język:
Angielski
Częstotliwość wydawania:
4 razy w roku
Dziedziny czasopisma:
Informatyka, Sztuczna inteligencja, Bazy danych i eksploracja danych
Kanał RSS czasopisma