Uneingeschränkter Zugang

Hardware Rough Set Processor Parallel Architecture in FPGA for Finding Core in Big Datasets

Maciej Kopczyński

Maciej Kopczyński

Faculty of Computer Science, Bialystok University of Technology
Suche nach diesem Autor auf
Sciendo|Google Scholar
Kopczyński, Maciej
 und 
Tomasz Grześ

Tomasz Grześ

Faculty of Computer Science, Bialystok University of Technology
Suche nach diesem Autor auf
Sciendo|Google Scholar
Grześ, Tomasz
  
29. Jan. 2021
Hardware Rough Set Processor Parallel Architecture in FPGA for Finding Core in Big Datasets's Cover Image
Über diesen Artikel
Vorheriger Artikel
Nächster Artikel
Zitieren
COVER HERUNTERLADEN
Online veröffentlicht: 29. Jan. 2021
Seitenbereich: 99 - 110
Eingereicht: 05. Mai 2020
Akzeptiert: 05. Nov. 2020
DOI: https://doi.org/10.2478/jaiscr-2021-0007
Schlüsselwörter
© 2021 Maciej Kopczyński et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Sprache:
Englisch
Zeitrahmen der Veröffentlichung:
4 Hefte pro Jahr
Fachgebiete der Zeitschrift:
Informatik, Künstliche Intelligenz, Datanbanken und Data Mining
Zeitschrift RSS Feed