Accès libre

Vedic Mathematics Based 32-Bit Multiplier Design for High Speed Low Power Processors

P. Saha

P. Saha

Bengal Engineering and Science UniversityShibpur, India
Recherchez cet auteur sur
Sciendo|Google Scholar
Saha, P.
, 
A. Banerjee

A. Banerjee

Dept. of ECE, JIS College of EngineeringKalyani, India
Recherchez cet auteur sur
Sciendo|Google Scholar
Banerjee, A.
, 
A. Dandapat

A. Dandapat

Department of ETCE. Jadavpur UniversityIndia
Recherchez cet auteur sur
Sciendo|Google Scholar
Dandapat, A.
 et 
P. Bhattacharyya

P. Bhattacharyya

Bengal Engineering and Science UniversityShibpur, India
Recherchez cet auteur sur
Sciendo|Google Scholar
Bhattacharyya, P.
  
01 juin 2011
Vedic Mathematics Based 32-Bit Multiplier Design for High Speed Low Power Processors's Cover Image
À propos de cet article
Article précédent
Article suivant
Citez
Télécharger la couverture
Publié en ligne: 01 juin 2011
Pages: 268 - 284
Reçu: 09 mai 2011
Accepté: 25 mai 2011
DOI: https://doi.org/10.21307/ijssis-2017-439
Mots clés
© 2011 P. Saha et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Langue:
Anglais
Périodicité:
1 fois par an
Sujets de la revue:
Ingénierie, Présentations et aperçus, Ingénierie, autres
RSS Feed de la revue