Logowanie
Zarejestruj się
Zresetuj hasło
Publikuj i Dystrybuuj
Rozwiązania Wydawnicze
Rozwiązania Dystrybucyjne
Dziedziny
Architektura i projektowanie
Bibliotekoznawstwo i bibliologia
Biznes i ekonomia
Chemia
Chemia przemysłowa
Filozofia
Fizyka
Historia
Informatyka
Inżynieria
Inżynieria materiałowa
Językoznawstwo i semiotyka
Kulturoznawstwo
Literatura
Matematyka
Medycyna
Muzyka
Nauki farmaceutyczne
Nauki klasyczne i starożytne studia bliskowschodnie
Nauki o Ziemi
Nauki o organizmach żywych
Nauki społeczne
Prawo
Sport i rekreacja
Studia judaistyczne
Sztuka
Teologia i religia
Zagadnienia ogólne
Publikacje
Czasopisma
Książki
Materiały konferencyjne
Wydawcy
Blog
Kontakt
Wyszukiwanie
EUR
USD
GBP
Polski
English
Deutsch
Polski
Español
Français
Italiano
Koszyk
Home
Czasopisma
International Journal of Applied Mathematics and Computer Science
Tom 20 (2010): Zeszyt 3 (September 2010)
Otwarty dostęp
Loop profiling tool for HPC code inspection as an efficient method of FPGA based acceleration
Marcin Pietroń
Marcin Pietroń
,
Paweł Russek
Paweł Russek
oraz
Kazimierz Wiatr
Kazimierz Wiatr
| 27 wrz 2010
International Journal of Applied Mathematics and Computer Science
Tom 20 (2010): Zeszyt 3 (September 2010)
O artykule
Poprzedni artykuł
Następny artykuł
Abstrakt
Referencje
Autorzy
Artykuły w tym zeszycie
Podgląd
PDF
Zacytuj
Udostępnij
Data publikacji:
27 wrz 2010
Zakres stron:
581 - 589
DOI:
https://doi.org/10.2478/v10006-010-0043-1
Słowa kluczowe
HPC
,
HPRC (High Performance Reconfigurable Computing)
,
loop profiling
,
Mitrion-C
,
DFG (Data Flow Graph)
This content is open access.
Marcin Pietroń
Department of Electrical Engineering and Computer Science, AGH University of Science and Technology, al. Mickiewicza 30, 30-059 Cracow, Poland
Paweł Russek
Kazimierz Wiatr