Connexion
S'inscrire
Réinitialiser le mot de passe
Publier & Distribuer
Solutions d'édition
Solutions de distribution
Thèmes
Architecture et design
Arts
Business et économie
Chimie
Chimie industrielle
Droit
Géosciences
Histoire
Informatique
Ingénierie
Intérêt général
Linguistique et sémiotique
Littérature
Mathématiques
Musique
Médecine
Pharmacie
Philosophie
Physique
Sciences bibliothécaires et de l'information, études du livre
Sciences des matériaux
Sciences du vivant
Sciences sociales
Sport et loisirs
Théologie et religion
Études classiques et du Proche-Orient ancient
Études culturelles
Études juives
Publications
Journaux
Livres
Comptes-rendus
Éditeurs
Blog
Contact
Chercher
EUR
USD
GBP
Français
English
Deutsch
Polski
Español
Français
Italiano
Panier
Home
Journaux
International Journal of Applied Mathematics and Computer Science
Édition 20 (2010): Edition 3 (September 2010)
Accès libre
Loop profiling tool for HPC code inspection as an efficient method of FPGA based acceleration
Marcin Pietroń
Marcin Pietroń
,
Paweł Russek
Paweł Russek
et
Kazimierz Wiatr
Kazimierz Wiatr
| 27 sept. 2010
International Journal of Applied Mathematics and Computer Science
Édition 20 (2010): Edition 3 (September 2010)
À propos de cet article
Article précédent
Article suivant
Résumé
Références
Auteurs
Articles dans cette édition
Aperçu
PDF
Citez
Partagez
Publié en ligne:
27 sept. 2010
Pages:
581 - 589
DOI:
https://doi.org/10.2478/v10006-010-0043-1
Mots clés
HPC
,
HPRC (High Performance Reconfigurable Computing)
,
loop profiling
,
Mitrion-C
,
DFG (Data Flow Graph)
This content is open access.
Marcin Pietroń
Department of Electrical Engineering and Computer Science, AGH University of Science and Technology, al. Mickiewicza 30, 30-059 Cracow, Poland
Paweł Russek
Kazimierz Wiatr