Connexion
S'inscrire
Réinitialiser le mot de passe
Publier & Distribuer
Solutions d'édition
Solutions de distribution
Thèmes
Architecture et design
Arts
Business et économie
Chimie
Chimie industrielle
Droit
Géosciences
Histoire
Informatique
Ingénierie
Intérêt général
Linguistique et sémiotique
Littérature
Mathématiques
Musique
Médecine
Pharmacie
Philosophie
Physique
Sciences bibliothécaires et de l'information, études du livre
Sciences des matériaux
Sciences du vivant
Sciences sociales
Sport et loisirs
Théologie et religion
Études classiques et du Proche-Orient ancient
Études culturelles
Études juives
Publications
Journaux
Livres
Comptes-rendus
Éditeurs
Blog
Contact
Chercher
EUR
USD
GBP
Français
English
Deutsch
Polski
Español
Français
Italiano
Panier
Home
Journaux
International Journal of Applied Mathematics and Computer Science
Édition 27 (2017): Edition 1 (March 2017)
Accès libre
Area–Oriented Technology Mapping for LUT–Based Logic Blocks
Marcin Kubica
Marcin Kubica
et
Dariusz Kania
Dariusz Kania
| 04 mai 2017
International Journal of Applied Mathematics and Computer Science
Édition 27 (2017): Edition 1 (March 2017)
À propos de cet article
Article précédent
Article suivant
Résumé
Références
Auteurs
Articles dans cette édition
Aperçu
PDF
Citez
Partagez
Publié en ligne:
04 mai 2017
Pages:
207 - 222
Reçu:
06 oct. 2015
Accepté:
24 oct. 2016
DOI:
https://doi.org/10.1515/amcs-2017-0015
Mots clés
SMTBDD
,
FPGA
,
synthesis
,
decomposition
© by Marcin Kubica
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 License.
Marcin Kubica
Faculty of Mechanical Engineering and Computer Science University of Bielsko-Biała, ul. Willowa 2, 43-309
Bielsko-Biała, Poland
Dariusz Kania
Institute of Electronics Silesian University of Technology, ul. Akademicka 2A, 44-100
Gliwice, Poland