Login
Registrieren
Passwort zurücksetzen
Veröffentlichen & Verteilen
Verlagslösungen
Vertriebslösungen
Themen
Allgemein
Altertumswissenschaften
Architektur und Design
Bibliotheks- und Informationswissenschaft, Buchwissenschaft
Biologie
Chemie
Geowissenschaften
Geschichte
Industrielle Chemie
Informatik
Jüdische Studien
Kulturwissenschaften
Kunst
Linguistik und Semiotik
Literaturwissenschaft
Materialwissenschaft
Mathematik
Medizin
Musik
Pharmazie
Philosophie
Physik
Rechtswissenschaften
Sozialwissenschaften
Sport und Freizeit
Technik
Theologie und Religion
Wirtschaftswissenschaften
Veröffentlichungen
Zeitschriften
Bücher
Konferenzberichte
Verlage
Blog
Kontakt
Suche
EUR
USD
GBP
Deutsch
English
Deutsch
Polski
Español
Français
Italiano
Warenkorb
Home
Zeitschriften
International Journal of Applied Mathematics and Computer Science
Band 27 (2017): Heft 1 (March 2017)
Uneingeschränkter Zugang
Area–Oriented Technology Mapping for LUT–Based Logic Blocks
Marcin Kubica
Marcin Kubica
und
Dariusz Kania
Dariusz Kania
| 04. Mai 2017
International Journal of Applied Mathematics and Computer Science
Band 27 (2017): Heft 1 (March 2017)
Über diesen Artikel
Vorheriger Artikel
Nächster Artikel
Zusammenfassung
Referenzen
Autoren
Artikel in dieser Ausgabe
Vorschau
PDF
Zitieren
Teilen
Online veröffentlicht:
04. Mai 2017
Seitenbereich:
207 - 222
Eingereicht:
06. Okt. 2015
Akzeptiert:
24. Okt. 2016
DOI:
https://doi.org/10.1515/amcs-2017-0015
Schlüsselwörter
SMTBDD
,
FPGA
,
synthesis
,
decomposition
© by Marcin Kubica
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 License.
Marcin Kubica
Faculty of Mechanical Engineering and Computer Science University of Bielsko-Biała, ul. Willowa 2, 43-309
Bielsko-Biała, Poland
Dariusz Kania
Institute of Electronics Silesian University of Technology, ul. Akademicka 2A, 44-100
Gliwice, Poland