Otwarty dostęp

Computation of Field Programmable Cyclic Redundancy Checks Circuit Architecture

M. Anto Bennet

M. Anto Bennet

Faculty of Electronics and Communication Department, Vel techChennai, India
Wyszukaj tego autora
Sciendo|Google Scholar
Anto Bennet, M.
, 
Lakshmi Ravali

Lakshmi Ravali

UG Students of Electronics and Communication Department, Vel techChennai, India
Wyszukaj tego autora
Sciendo|Google Scholar
Ravali, Lakshmi
, 
T.R. Sughapriya

T.R. Sughapriya

UG Students of Electronics and Communication Department, Vel techChennai, India
Wyszukaj tego autora
Sciendo|Google Scholar
Sughapriya, T.R.
, 
J. Jenitta

J. Jenitta

UG Students of Electronics and Communication Department, Vel techChennai, India
Wyszukaj tego autora
Sciendo|Google Scholar
Jenitta, J.
, 
K. Vaishnavi

K. Vaishnavi

UG Students of Electronics and Communication Department, Vel techChennai, India
Wyszukaj tego autora
Sciendo|Google Scholar
Vaishnavi, K.
 oraz 
Priyanka Paree Alphonse

Priyanka Paree Alphonse

UG Students of Electronics and Communication Department, Vel techChennai, India
Wyszukaj tego autora
Sciendo|Google Scholar
Alphonse, Priyanka Paree
  
01 wrz 2017
Computation of Field Programmable Cyclic Redundancy Checks Circuit Architecture's Cover Image
O artykule
Poprzedni artykuł
Następny artykuł
Zacytuj
Pobierz okładkę
Data publikacji: 01 wrz 2017
Zakres stron: 506 - 521
Otrzymano: 27 maj 2017
Przyjęty: 15 cze 2017
DOI: https://doi.org/10.21307/ijssis-2017-267
Słowa kluczowe
© 2017 M. Anto Bennet et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Język:
Angielski
Częstotliwość wydawania:
1 razy w roku
Dziedziny czasopisma:
Inżynieria, Wstępy i przeglądy, Inżynieria, inne
Kanał RSS czasopisma