Login
Registrati
Reimposta password
Pubblica & Distribuisci
Soluzioni Editoriali
Soluzioni di Distribuzione
Temi
Architettura e design
Arti
Business e Economia
Chimica
Chimica industriale
Farmacia
Filosofia
Fisica
Geoscienze
Ingegneria
Interesse generale
Legge
Letteratura
Linguistica e semiotica
Matematica
Medicina
Musica
Scienze bibliotecarie e dell'informazione, studi library
Scienze dei materiali
Scienze della vita
Scienze informatiche
Scienze sociali
Sport e tempo libero
Storia
Studi classici e del Vicino Oriente antico
Studi culturali
Studi ebraici
Teologia e religione
Pubblicazioni
Riviste
Libri
Atti
Editori
Blog
Contatti
Cerca
EUR
USD
GBP
Italiano
English
Deutsch
Polski
Español
Français
Italiano
Carrello
Home
Riviste
Journal of Electrical Engineering
Volume 73 (2022): Numero 6 (December 2022)
Accesso libero
Instruction mapping techniques for processors with very long instruction word architectures
Roman Mego
Roman Mego
e
Tomas Fryza
Tomas Fryza
| 24 dic 2022
Journal of Electrical Engineering
Volume 73 (2022): Numero 6 (December 2022)
INFORMAZIONI SU QUESTO ARTICOLO
Articolo precedente
Articolo Successivo
Sommario
Bibliografia
Autori
Articoli in questo Numero
Anteprima
PDF
Cita
CONDIVIDI
Pubblicato online:
24 dic 2022
Pagine:
387 - 395
Ricevuto:
14 set 2022
DOI:
https://doi.org/10.2478/jee-2022-0053
Parole chiave
digital signal processors
,
parallel architectures
,
low-level code
,
instruction mapping
,
signal-flow graph
© 2022 Roman Mego et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Roman Mego
Member, IEEE, Department of Radio electronics, Brno University of Technology
Brno, Czechia
Tomas Fryza
Senior Member, IEEE, Department of Radio electronics, Brno University of Technology
Brno, Czechia