Iniciar sesión
Registrarse
Restablecer contraseña
Publicar y Distribuir
Soluciones de Publicación
Soluciones de Distribución
Temas
Arquitectura y diseño
Artes
Ciencias Sociales
Ciencias de la Información y Bibliotecas, Estudios del Libro
Ciencias de la vida
Ciencias de los materiales
Deporte y tiempo libre
Estudios clásicos y del Cercano Oriente antiguo
Estudios culturales
Estudios judíos
Farmacia
Filosofía
Física
Geociencias
Historia
Informática
Ingeniería
Interés general
Ley
Lingüística y semiótica
Literatura
Matemáticas
Medicina
Música
Negocios y Economía
Química
Química industrial
Teología y religión
Publicaciones
Revistas
Libros
Actas
Editoriales
Blog
Contacto
Buscar
EUR
USD
GBP
Español
English
Deutsch
Polski
Español
Français
Italiano
Carrito
Home
Revistas
International Journal of Advanced Network, Monitoring and Controls
Volumen 7 (2022): Edición 3 (January 2022)
Acceso abierto
A Path-Wise Scheme for Simpler Mesh-of-Tree Model in Network-on-Chip Designs
Yu Lu
Yu Lu
| 24 may 2023
International Journal of Advanced Network, Monitoring and Controls
Volumen 7 (2022): Edición 3 (January 2022)
Acerca de este artículo
Artículo anterior
Artículo siguiente
Resumen
Artículo
Figuras y tablas
Referencias
Autores
Artículos en este número
Vista previa
PDF
Cite
Compartir
Publicado en línea:
24 may 2023
Páginas:
10 - 15
DOI:
https://doi.org/10.2478/ijanmc-2022-0022
Palabras clave
Noc
,
Low Power
,
Routing Scheme
© 2022 Yu Lu, published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Figure 1.
(a): 32-core MoT (1:leaf, 2:stem, 3:root); (b): 32-core SMoT
Figure 2.
(a) The average link use of root and other routers; (b) Depicts the root routers' growth
Figure 3.
(a) The address for a core; (b) The address for a leaf router
Figure 4.
The flow diagram of routing algorithm for leaf routers
Figure 5.
(a): Network power for 16 cores; (b): Network power for 64 cores
Figure 6.
(a): Network latency for 16 cores, (b): Network latency for 64 cores
Environmental setup
Processor configuration
CPU_TYPE
Timing
Timing
CPU_NUMS
16
64
NoC configuration
TOPOLOGY
Mesh
MoT
SMoT
SCHEDULING_POLICY
xy routing scheme
deterministic routing scheme
path-wise routing scheme
BENCHMARK
PARSEC
PARSEC
PARSEC