Login
Registrieren
Passwort zurücksetzen
Veröffentlichen & Verteilen
Verlagslösungen
Vertriebslösungen
Themen
Allgemein
Altertumswissenschaften
Architektur und Design
Bibliotheks- und Informationswissenschaft, Buchwissenschaft
Biologie
Chemie
Geowissenschaften
Geschichte
Industrielle Chemie
Informatik
Jüdische Studien
Kulturwissenschaften
Kunst
Linguistik und Semiotik
Literaturwissenschaft
Materialwissenschaft
Mathematik
Medizin
Musik
Pharmazie
Philosophie
Physik
Rechtswissenschaften
Sozialwissenschaften
Sport und Freizeit
Technik
Theologie und Religion
Wirtschaftswissenschaften
Veröffentlichungen
Zeitschriften
Bücher
Konferenzberichte
Verlage
Blog
Kontakt
Suche
EUR
USD
GBP
Deutsch
English
Deutsch
Polski
Español
Français
Italiano
Warenkorb
Home
Zeitschriften
International Journal of Advanced Network, Monitoring and Controls
Band 7 (2022): Heft 3 (January 2022)
Uneingeschränkter Zugang
A Path-Wise Scheme for Simpler Mesh-of-Tree Model in Network-on-Chip Designs
Yu Lu
Yu Lu
| 24. Mai 2023
International Journal of Advanced Network, Monitoring and Controls
Band 7 (2022): Heft 3 (January 2022)
Über diesen Artikel
Vorheriger Artikel
Nächster Artikel
Zusammenfassung
Artikel
Figuren und Tabellen
Referenzen
Autoren
Artikel in dieser Ausgabe
Vorschau
PDF
Zitieren
Teilen
Online veröffentlicht:
24. Mai 2023
Seitenbereich:
10 - 15
DOI:
https://doi.org/10.2478/ijanmc-2022-0022
Schlüsselwörter
Noc
,
Low Power
,
Routing Scheme
© 2022 Yu Lu, published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Figure 1.
(a): 32-core MoT (1:leaf, 2:stem, 3:root); (b): 32-core SMoT
Figure 2.
(a) The average link use of root and other routers; (b) Depicts the root routers' growth
Figure 3.
(a) The address for a core; (b) The address for a leaf router
Figure 4.
The flow diagram of routing algorithm for leaf routers
Figure 5.
(a): Network power for 16 cores; (b): Network power for 64 cores
Figure 6.
(a): Network latency for 16 cores, (b): Network latency for 64 cores
Environmental setup
Processor configuration
CPU_TYPE
Timing
Timing
CPU_NUMS
16
64
NoC configuration
TOPOLOGY
Mesh
MoT
SMoT
SCHEDULING_POLICY
xy routing scheme
deterministic routing scheme
path-wise routing scheme
BENCHMARK
PARSEC
PARSEC
PARSEC