Iniciar sesión
Registrarse
Restablecer contraseña
Publicar y Distribuir
Soluciones de Publicación
Soluciones de Distribución
Temas
Arquitectura y diseño
Artes
Ciencias Sociales
Ciencias de la Información y Bibliotecas, Estudios del Libro
Ciencias de la vida
Ciencias de los materiales
Deporte y tiempo libre
Estudios clásicos y del Cercano Oriente antiguo
Estudios culturales
Estudios judíos
Farmacia
Filosofía
Física
Geociencias
Historia
Informática
Ingeniería
Interés general
Ley
Lingüística y semiótica
Literatura
Matemáticas
Medicina
Música
Negocios y Economía
Química
Química industrial
Teología y religión
Publicaciones
Revistas
Libros
Actas
Editoriales
Blog
Contacto
Buscar
EUR
USD
GBP
Español
English
Deutsch
Polski
Español
Français
Italiano
Carrito
Home
Revistas
International Journal on Smart Sensing and Intelligent Systems
Volumen 11 (2018): Edición 1 (January 2018)
Acceso abierto
Implementation of 144 × 64 Pixel Array Bezel-Less Cmos Fingerprint Sensor
Seungmin Jung
Seungmin Jung
| 03 sept 2018
International Journal on Smart Sensing and Intelligent Systems
Volumen 11 (2018): Edición 1 (January 2018)
Acerca de este artículo
Artículo anterior
Artículo siguiente
Resumen
Artículo
Figuras y tablas
Referencias
Autores
Artículos en este número
Vista previa
PDF
Cite
Compartir
Article Category:
Research-Article
Publicado en línea:
03 sept 2018
Páginas:
1 - 5
DOI:
https://doi.org/10.21307/ijssis-2018-013
Palabras clave
Bezel-less
,
capacitive fingerprint
,
fingerprint sensor
,
readout circuit
,
switched capacitive integrator
© 2018 Seungmin Jung et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.
Fig. 1
Pixel-level sensor scheme and output voltage.
Fig. 2
Functional block diagram of fingerprint sensor chip.
Fig. 3
Pipelined scan fingerprint sensor driver architecture.
Fig. 4
Floorplan of fingerprint sensor chip.
Fig. 5
RTL simulation result of pipelined architecture.
Fig. 6
144 × 64 pixel array chip layout (7,569 μm × 4,569 μm @0.35 μm CMOS process)