Logowanie
Zarejestruj się
Zresetuj hasło
Publikuj i Dystrybuuj
Rozwiązania Wydawnicze
Rozwiązania Dystrybucyjne
Dziedziny
Architektura i projektowanie
Bibliotekoznawstwo i bibliologia
Biznes i ekonomia
Chemia
Chemia przemysłowa
Filozofia
Fizyka
Historia
Informatyka
Inżynieria
Inżynieria materiałowa
Językoznawstwo i semiotyka
Kulturoznawstwo
Literatura
Matematyka
Medycyna
Muzyka
Nauki farmaceutyczne
Nauki klasyczne i starożytne studia bliskowschodnie
Nauki o Ziemi
Nauki o organizmach żywych
Nauki społeczne
Prawo
Sport i rekreacja
Studia judaistyczne
Sztuka
Teologia i religia
Zagadnienia ogólne
Publikacje
Czasopisma
Książki
Materiały konferencyjne
Wydawcy
Blog
Kontakt
Wyszukiwanie
EUR
USD
GBP
Polski
English
Deutsch
Polski
Español
Français
Italiano
Koszyk
Home
Czasopisma
Journal of Electrical Engineering
Tom 64 (2013): Zeszyt 1 (January 2013)
Otwarty dostęp
A Multi–Alphabet Arithmetic Coding Hardware Implementation for Small FPGA Devices
Anton Biasizzo
Anton Biasizzo
,
Franc Novak
Franc Novak
oraz
Peter Korošec
Peter Korošec
| 09 mar 2013
Journal of Electrical Engineering
Tom 64 (2013): Zeszyt 1 (January 2013)
O artykule
Poprzedni artykuł
Następny artykuł
Abstrakt
Referencje
Autorzy
Artykuły w tym zeszycie
Podgląd
PDF
Zacytuj
Udostępnij
Data publikacji:
09 mar 2013
Zakres stron:
44 - 49
DOI:
https://doi.org/10.2478/jee-2013-0006
Słowa kluczowe
arithmetic coding
,
compression algorithm
This content is open access.