Skip to content
Pubblica & Distribuisci
Soluzioni Editoriali
Soluzioni di Distribuzione
Servizi bibliotecari
Temi
Architettura e design
Arti
Business e Economia
Chimica
Chimica industriale
Farmacia
Filosofia
Fisica
Geoscienze
Ingegneria
Interesse generale
Legge
Letteratura
Linguistica e semiotica
Matematica
Medicina
Musica
Scienze bibliotecarie e dell'informazione, studi library
Scienze dei materiali
Scienze della vita
Scienze informatiche
Scienze sociali
Sport e tempo libero
Storia
Studi classici e del Vicino Oriente antico
Studi culturali
Studi ebraici
Teologia e religione
Pubblicazioni
Riviste
Libri
Atti
Editori
Journal Matcher
Blog
Contatti
Cerca
Italiano
English
Deutsch
Polski
Español
Français
Italiano
Carrello
Home
Riviste
Journal of Electrical Engineering
Volume 67 (2016): Numero 6 (Dicembre 2016)
Accesso libero
Low Power Consumption Digital Clock Recovery Circuit Based on Threshold Crossing
Dragana Perić
Dragana Perić
Cerca questo autore su
Sciendo
|
Google Scholar
Perić, Dragana
e
Miroslav Perić
Miroslav Perić
Cerca questo autore su
Sciendo
|
Google Scholar
Perić, Miroslav
30 dic 2016
Journal of Electrical Engineering
Volume 67 (2016): Numero 6 (Dicembre 2016)
INFORMAZIONI SU QUESTO ARTICOLO
Articolo precedente
Articolo Successivo
Sommario
Bibliografia
Autori
Articoli in questo Numero
Anteprima
PDF
Cita
CONDIVIDI
Scarica la copertina
Pubblicato online:
30 dic 2016
Pagine:
433 - 438
Ricevuto:
27 giu 2016
DOI:
https://doi.org/10.1515/jee-2016-0063
Parole chiave
synchronization
,
low power
,
jitter
,
Markov process
© 2016 Faculty of Electrical Engineering and Information Technology, Slovak University of Technology
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 3.0 License.
