Login
Registrati
Reimposta password
Pubblica & Distribuisci
Soluzioni Editoriali
Soluzioni di Distribuzione
Temi
Architettura e design
Arti
Business e Economia
Chimica
Chimica industriale
Farmacia
Filosofia
Fisica
Geoscienze
Ingegneria
Interesse generale
Legge
Letteratura
Linguistica e semiotica
Matematica
Medicina
Musica
Scienze bibliotecarie e dell'informazione, studi library
Scienze dei materiali
Scienze della vita
Scienze informatiche
Scienze sociali
Sport e tempo libero
Storia
Studi classici e del Vicino Oriente antico
Studi culturali
Studi ebraici
Teologia e religione
Pubblicazioni
Riviste
Libri
Atti
Editori
Blog
Contatti
Cerca
EUR
USD
GBP
Italiano
English
Deutsch
Polski
Español
Français
Italiano
Carrello
Home
Riviste
International Journal of Applied Mathematics and Computer Science
Volume 20 (2010): Numero 3 (September 2010)
Accesso libero
Loop profiling tool for HPC code inspection as an efficient method of FPGA based acceleration
Marcin Pietroń
Marcin Pietroń
,
Paweł Russek
Paweł Russek
e
Kazimierz Wiatr
Kazimierz Wiatr
| 27 set 2010
International Journal of Applied Mathematics and Computer Science
Volume 20 (2010): Numero 3 (September 2010)
INFORMAZIONI SU QUESTO ARTICOLO
Articolo precedente
Articolo Successivo
Sommario
Bibliografia
Autori
Articoli in questo Numero
Anteprima
PDF
Cita
CONDIVIDI
Pubblicato online:
27 set 2010
Pagine:
581 - 589
DOI:
https://doi.org/10.2478/v10006-010-0043-1
Parole chiave
HPC
,
HPRC (High Performance Reconfigurable Computing)
,
loop profiling
,
Mitrion-C
,
DFG (Data Flow Graph)
This content is open access.