Login
Registrati
Reimposta password
Pubblica & Distribuisci
Soluzioni Editoriali
Soluzioni di Distribuzione
Temi
Architettura e design
Arti
Business e Economia
Chimica
Chimica industriale
Farmacia
Filosofia
Fisica
Geoscienze
Ingegneria
Interesse generale
Legge
Letteratura
Linguistica e semiotica
Matematica
Medicina
Musica
Scienze bibliotecarie e dell'informazione, studi library
Scienze dei materiali
Scienze della vita
Scienze informatiche
Scienze sociali
Sport e tempo libero
Storia
Studi classici e del Vicino Oriente antico
Studi culturali
Studi ebraici
Teologia e religione
Pubblicazioni
Riviste
Libri
Atti
Editori
Blog
Contatti
Cerca
EUR
USD
GBP
Italiano
English
Deutsch
Polski
Español
Français
Italiano
Carrello
Home
Riviste
Journal of Electrical Engineering
Volume 64 (2013): Numero 1 (January 2013)
Accesso libero
A Multi–Alphabet Arithmetic Coding Hardware Implementation for Small FPGA Devices
Anton Biasizzo
Anton Biasizzo
,
Franc Novak
Franc Novak
e
Peter Korošec
Peter Korošec
| 09 mar 2013
Journal of Electrical Engineering
Volume 64 (2013): Numero 1 (January 2013)
INFORMAZIONI SU QUESTO ARTICOLO
Articolo precedente
Articolo Successivo
Sommario
Bibliografia
Autori
Articoli in questo Numero
Anteprima
PDF
Cita
CONDIVIDI
Pubblicato online:
09 mar 2013
Pagine:
44 - 49
DOI:
https://doi.org/10.2478/jee-2013-0006
Parole chiave
arithmetic coding
,
compression algorithm
This content is open access.
Anton Biasizzo
Joˇzef Stefan Institute Jamova cesta 39, 1000 Ljubljana, Slovenia
Franc Novak
Joˇzef Stefan Institute Jamova cesta 39, 1000 Ljubljana, Slovenia
Peter Korošec
Joˇzef Stefan Institute Jamova cesta 39, 1000 Ljubljana, Slovenia