Connexion
S'inscrire
Réinitialiser le mot de passe
Publier & Distribuer
Solutions d'édition
Solutions de distribution
Thèmes
Publications
Journaux
Livres
Comptes-rendus
Éditeurs
Blog
Contact
Chercher
Panier
EUR
USD
GBP
Français
English
Deutsch
Polski
Español
Français
Italiano
Home
Journaux
Journal of Electrical Engineering
Édition 73 (2022): Edition 6 (December 2022)
Accès libre
Instruction mapping techniques for processors with very long instruction word architectures
Roman Mego
Roman Mego
et
Tomas Fryza
Tomas Fryza
| 24 déc. 2022
Journal of Electrical Engineering
Édition 73 (2022): Edition 6 (December 2022)
À propos de cet article
Article précédent
Article suivant
Résumé
Références
Auteurs
Articles dans cette édition
Aperçu
PDF
Citez
Partagez
Publié en ligne:
24 déc. 2022
Pages:
387 - 395
Reçu:
14 sept. 2022
DOI:
https://doi.org/10.2478/jee-2022-0053
Mots clés
digital signal processors
,
parallel architectures
,
low-level code
,
instruction mapping
,
signal-flow graph
© 2022 Roman Mego et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.