Iniciar sesión
Registrarse
Restablecer contraseña
Publicar y Distribuir
Soluciones de Publicación
Soluciones de Distribución
Temas
Arquitectura y diseño
Artes
Ciencias Sociales
Ciencias de la Información y Bibliotecas, Estudios del Libro
Ciencias de la vida
Ciencias de los materiales
Deporte y tiempo libre
Estudios clásicos y del Cercano Oriente antiguo
Estudios culturales
Estudios judíos
Farmacia
Filosofía
Física
Geociencias
Historia
Informática
Ingeniería
Interés general
Ley
Lingüística y semiótica
Literatura
Matemáticas
Medicina
Música
Negocios y Economía
Química
Química industrial
Teología y religión
Publicaciones
Revistas
Libros
Actas
Editoriales
Blog
Contacto
Buscar
EUR
USD
GBP
Español
English
Deutsch
Polski
Español
Français
Italiano
Carrito
Home
Revistas
Journal of Electrical Engineering
Volumen 73 (2022): Edición 6 (December 2022)
Acceso abierto
Instruction mapping techniques for processors with very long instruction word architectures
Roman Mego
Roman Mego
y
Tomas Fryza
Tomas Fryza
| 24 dic 2022
Journal of Electrical Engineering
Volumen 73 (2022): Edición 6 (December 2022)
Acerca de este artículo
Artículo anterior
Artículo siguiente
Resumen
Referencias
Autores
Artículos en este número
Vista previa
PDF
Cite
Compartir
Publicado en línea:
24 dic 2022
Páginas:
387 - 395
Recibido:
14 sept 2022
DOI:
https://doi.org/10.2478/jee-2022-0053
Palabras clave
digital signal processors
,
parallel architectures
,
low-level code
,
instruction mapping
,
signal-flow graph
© 2022 Roman Mego et al., published by Sciendo
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.