Iniciar sesión
Registrarse
Restablecer contraseña
Publicar y Distribuir
Soluciones de Publicación
Soluciones de Distribución
Temas
Arquitectura y diseño
Artes
Ciencias Sociales
Ciencias de la Información y Bibliotecas, Estudios del Libro
Ciencias de la vida
Ciencias de los materiales
Deporte y tiempo libre
Estudios clásicos y del Cercano Oriente antiguo
Estudios culturales
Estudios judíos
Farmacia
Filosofía
Física
Geociencias
Historia
Informática
Ingeniería
Interés general
Ley
Lingüística y semiótica
Literatura
Matemáticas
Medicina
Música
Negocios y Economía
Química
Química industrial
Teología y religión
Publicaciones
Revistas
Libros
Actas
Editoriales
Blog
Contacto
Buscar
EUR
USD
GBP
Español
English
Deutsch
Polski
Español
Français
Italiano
Carrito
Home
Revistas
Cybernetics and Information Technologies
Volumen 14 (2014): Edición 1 (March 2014)
Acceso abierto
Towards a design space exploration methodology for system-on-chip
A. Chariete
A. Chariete
,
M. Bakhouya
M. Bakhouya
,
J. Gaber
J. Gaber
y
M. Wack
M. Wack
| 09 abr 2014
Cybernetics and Information Technologies
Volumen 14 (2014): Edición 1 (March 2014)
Acerca de este artículo
Artículo anterior
Artículo siguiente
Resumen
Referencias
Autores
Artículos en este número
Vista previa
PDF
Cite
Compartir
Publicado en línea:
09 abr 2014
Páginas:
101 - 111
DOI:
https://doi.org/10.2478/cait-2014-0008
Palabras clave
System-on-Chip
,
On-chip interconnect
,
simulation
,
performance evaluation
,
design-space exploration
© by A. Chariete
This article is distributed under the terms of the Creative Commons Attribution Non-Commercial License, which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.