Skip to content
Publicar y Distribuir
Soluciones de Publicación
Soluciones de Distribución
Servicios bibliotecarios
Temas
Arquitectura y diseño
Artes
Ciencias Sociales
Ciencias de la Información y Bibliotecas, Estudios del Libro
Ciencias de la vida
Ciencias de los materiales
Deporte y tiempo libre
Estudios clásicos y del Cercano Oriente antiguo
Estudios culturales
Estudios judíos
Farmacia
Filosofía
Física
Geociencias
Historia
Informática
Ingeniería
Interés general
Ley
Lingüística y semiótica
Literatura
Matemáticas
Medicina
Música
Negocios y Economía
Química
Química industrial
Teología y religión
Publicaciones
Revistas
Libros
Actas
Editoriales
Journal Matcher
Blog
Contacto
Buscar
Español
English
Deutsch
Polski
Español
Français
Italiano
Carrito
Home
Revistas
International Journal of Applied Mathematics and Computer Science
Volumen 27 (2017): Edición 1 (Marzo 2017)
Acceso abierto
Area–Oriented Technology Mapping for LUT–Based Logic Blocks
Marcin Kubica
Marcin Kubica
Faculty of Mechanical Engineering and Computer Science University of Bielsko-Biała, ul. Willowa 2, 43-309
Bielsko-Biała, Poland
Buscar este autor en
Sciendo
|
Google Scholar
Kubica, Marcin
y
Dariusz Kania
Dariusz Kania
Institute of Electronics Silesian University of Technology, ul. Akademicka 2A, 44-100
Gliwice, Poland
Buscar este autor en
Sciendo
|
Google Scholar
Kania, Dariusz
04 may 2017
International Journal of Applied Mathematics and Computer Science
Volumen 27 (2017): Edición 1 (Marzo 2017)
Acerca de este artículo
Artículo anterior
Artículo siguiente
Resumen
Referencias
Autores
Artículos en este número
Vista previa
PDF
Cite
Compartir
Descargar portada
Publicado en línea:
04 may 2017
Páginas:
207 - 222
Recibido:
06 oct 2015
Aceptado:
24 oct 2016
DOI:
https://doi.org/10.1515/amcs-2017-0015
Palabras clave
SMTBDD
,
FPGA
,
synthesis
,
decomposition
© by Marcin Kubica
This work is licensed under the Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 License.
